浮光小筑

浮光小筑

你住在光里,带着星和月的气息。

基于quartus Ⅱ的含异步清零和同步时钟使能4位加法计数器设计

设计规定使用verilog HDL语法,时钟信号 CLK;使能信号EN;清零信号RST;进位信号COUT;输出信号CQ[3:0]。程序代码module class5//模块名为class5 (i...

Markdown语法的收集和整理

本文为收集和整理的markdown语法,方便自己写文章时的调用和参考。更改字体颜色(需要头尾使用!!!包裹才能使html生效)<font color=#00ffff> 这是一段蓝色...

基于quartus Ⅱ的二进制全加器设计

电路设计原理与步骤使用Verilog HDL语言设计一个如图的1位全加器。采用结构描述法编写程序并进行仿真验证。全加器的结构图如图:设计代码代码:module class3 (input ain...

typecho给文章加入阅读统计

此方法可不使用插件为typecho主题加入文章阅读量统计功能。代码function get_post_view($archive) { $cid = $archive->ci...

基于语音信号的LPC线性预测分析

线性预测取语音信号“电子信息工程”进行线性预测分析:MATLAB代码clear;clc N=128*4; M=8; [s1 f1]=audioread('D:\englishapp\MATLAB...